- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371049 > MC68HC11E9CPB3 (MOTOROLA INC) Microcontrollers PDF資料下載
參數(shù)資料
| 型號(hào)： | MC68HC11E9CPB3 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | Microcontrollers |
| 中文描述： | 8-BIT, MROM, 3 MHz, MICROCONTROLLER, PQFP52 |
| 封裝： | 10 X 10 MM, TQFP-52 |
| 文件頁數(shù)： | 87/268頁 |
| 文件大小： | 3696K |
| 代理商： | MC68HC11E9CPB3 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁當(dāng)前第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁
Central Processor Unit (CPU)
Instruction Set
M68HC11E Family — Rev. 5
Data Sheet
MOTOROLA
Central Processor Unit (CPU)
For More Information On This Product,
Go to: www.freescale.com
87
SWI
Software
Interrupt
Transfer A to B
Transfer A to
CC Register
Transfer B to A
TEST (Only in
Test Modes)
Transfer CC
Register to A
Test for Zero or
Minus
See Figure 3–2
INH
3F
—
14
—
—
—
1
—
—
—
—
TAB
TAP
A
B
A
CCR
INH
INH
16
06
—
—
2
2
—
—
↓
—
—
0
—
TBA
TEST
B
A
INH
INH
17
00
—
—
2
*
—
—
—
—
—
—
—
—
—
—
0
—
—
—
Address Bus Counts
TPA
CCR
A
INH
07
—
2
—
—
—
—
—
—
—
—
TST (opr)
M – 0
EXT
IND,X
IND,Y
INH
7D
6D
6D
4D
18
hh ll
ff
ff
6
6
7
2
—
—
—
—
0
0
TSTA
Test A for Zero
or Minus
Test B for Zero
or Minus
Transfer Stack
Pointer to X
Transfer Stack
Pointer to Y
Transfer X to
Stack Pointer
Transfer Y to
Stack Pointer
Wait for
Interrupt
Exchange D
with X
Exchange D
with Y
A – 0
A
—
—
—
—
—
0
0
TSTB
B – 0
B
INH
5D
—
2
—
—
—
—
0
0
TSX
SP + 1
IX
INH
30
—
3
—
—
—
—
—
—
—
—
TSY
SP + 1
IY
INH
18
30
—
4
—
—
—
—
—
—
—
—
TXS
IX – 1
SP
INH
35
—
3
—
—
—
—
—
—
—
—
TYS
IY – 1
SP
INH
18
35
—
4
—
—
—
—
—
—
—
—
WAI
Stack Regs & WAIT
INH
3E
—
**
—
—
—
—
—
—
—
—
XGDX
IX
D, D
IX
INH
8F
—
3
—
—
—
—
—
—
—
—
XGDY
IY
D, D
IY
INH
18
8F
—
4
—
—
—
—
—
—
—
—
Table 4-2. Instruction Set (Sheet 7 of 7)
Mnemonic
Operation
Description
Addressing
Mode
Instruction
Operand
Condition Codes
H
I
Opcode
Cycles
S
X
N
Z
V
C
Cycle
*
**
Infinity or until reset occurs
12 cycles are used beginning with the opcode fetch. A wait state is entered which remains in effect for an integer number of MPU E-clock
cycles (n) until an interrupt is recognized. Finally, two additional cycles are used to fetch the appropriate interrupt vector (14 + n total).
Operands
dd
ff
hh
ii
jj
kk
ll
mm
rr
= 8-bit direct address ($0000–$00FF) (high byte assumed to be $00)
= 8-bit positive offset $00 (0) to $FF (255) (is added to index)
= High-order byte of 16-bit extended address
= One byte of immediate data
= High-order byte of 16-bit immediate data
= Low-order byte of 16-bit immediate data
= Low-order byte of 16-bit extended address
= 8-bit mask (set bits to be affected)
= Signed relative offset $80 (–128) to $7F (+127)
(offset relative to address following machine code offset byte))
Operators
( )
+
Contents of register shown inside parentheses
Is transferred to
Is pulled from stack
Is pushed onto stack
Boolean AND
Arithmetic addition symbol except where used as inclusive-OR symbol
in Boolean formula
Exclusive-OR
Multiply
Concatenation
Arithmetic subtraction symbol or negation symbol (two’s complement)
⊕
:
–
Condition Codes
—
0
1
↓
Bit not changed
Bit always cleared
Bit always set
Bit cleared or set, depending on operation
Bit can be cleared, cannot become set
F
Freescale Semiconductor, Inc.
n
.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68HC11E9MFU2 | Microcontrollers |
| MC68HC11E20MFU2 | Microcontrollers |
| MC68HC711E20MFS2 | Microcontrollers |
| MC68HC11E1CFN3 | Microcontrollers |
| MC68HC11E1CFU2 | Microcontrollers |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68HC11E9FN3 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:8-channel, 8-bit analog-to-digital (A/D) converter |
| MC68HC11E9FU3 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Microcontrollers |
| MC68HC11E9MB2 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Microcontrollers |
| MC68HC11E9MFN2 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Microcontrollers |
| MC68HC11E9MFU2 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Microcontrollers |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。