- 您現在的位置：買賣IC網 > PDF目錄382646 > TMX320C6204GGP167 (Texas Instruments, Inc.) E Core PDF資料下載
參數資料
| 型號： | TMX320C6204GGP167 |
| 廠商： | Texas Instruments, Inc. |
| 英文描述： | E Core |
| 中文描述： | 定點數字信號處理器 |
| 文件頁數： | 2/83頁 |
| 文件大小： | 1176K |
| 代理商： | TMX320C6204GGP167 |
第1頁當前第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁
TMS320C6211, TMS320C6211B
FIXED-POINT DIGITAL SIGNAL PROCESSORS
SPRS073K
AUGUST 1998
REVISED MARCH 2004
2
POST OFFICE BOX 1443
HOUSTON, TEXAS 77251
Table of Contents
absolute maximum ratings over operating case
temperature range
recommended operating conditions
electrical characteristics over recommended ranges of
supply voltage and operating case temperature
parameter measurement information
signal transition levels
. . . . . . . . . . . . . . . . . . . . . . . . . .
timing parameters and board routing analysis
input and output clocks
. . . . . . . . . . . . . . . . . . . . . . . . . . .
asynchronous memory timing
synchronous-burst memory timing
synchronous DRAM timing
. . . . . . . . . . . . . . . . . . . . . . . .
HOLD/HOLDA timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
BUSREQ timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
reset timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
external interrupt timing
. . . . . . . . . . . . . . . . . . . . . . . . . .
host-port interface timing
. . . . . . . . . . . . . . . . . . . . . . . . .
multichannel buffered serial port timing
timer timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
JTAG test-port timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
mechanical data
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
revision history
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
40
40
. . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . .
40
41
41
42
44
47
50
52
58
59
60
62
63
67
78
79
80
81
.
. . . . . . . . . . . . . . .
. . . . . .
. . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . .
GFN BGA package (bottom view)
description
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
device characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
device compatibility
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
functional block and CPU (DSP core) diagram
CPU (DSP core) description
. . . . . . . . . . . . . . . . . . . . . . . . . .
memory map summary
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
peripheral register descriptions
PWRD bits in CPU CSR register description
EDMA channel synchronization events
interrupt sources and interrupt selector
signal groups description
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
terminal functions
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
development support
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
documentation support
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
clock PLL
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
power-down logic
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
power-supply sequencing
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
IEEE 1149.1 JTAG compatibility statement
EMIF device speed
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
bootmode
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2
3
4
5
6
7
9
. . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . .
10
15
16
17
18
20
28
31
32
34
37
38
38
39
. . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . .
. . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . .
. . . . . . . . . . . . .
GFN BGA package (bottom view)
19
15
17
13
11
9
Y
W
V
U
T
R
P
N
M
7
5
L
K
J
H
G
F
E
3
1
D
C
B
A
2
4
6
8
20
18
16
14
12
10
GFN 256-PIN BALL GRID ARRAY (BGA) PACKAGE
(BOTTOM VIEW)
相關PDF資料 |
PDF描述 |
|---|---|
| TMX320C6204NY167 | FIXED-POINT DIGITAL SIGNAL PROCESSORS |
| TMJ320C6211GDP167 | FIXED-POINT DIGITAL SIGNAL PROCESSORS |
| TMJ320C6211GFN167 | FIXED-POINT DIGITAL SIGNAL PROCESSORS |
| TMJ320C6211GHK167 | CONNECTOR ACCESSORY |
| TMJ320C6211GJL167 | FIXED-POINT DIGITAL SIGNAL PROCESSORS |
相關代理商/技術參數 |
參數描述 |
|---|---|
| TMX320C6204GHK | 制造商:Texas Instruments 功能描述: |
| TMX320C6204GHK100 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:FIXED-POINT DIGITAL SIGNAL PROCESSOR |
| TMX320C6204GJC100 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:FIXED-POINT DIGITAL SIGNAL PROCESSOR |
| TMX320C6204GJL100 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:FIXED-POINT DIGITAL SIGNAL PROCESSOR |
| TMX320C6204GLS100 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:FIXED-POINT DIGITAL SIGNAL PROCESSOR |
發布緊急采購，3分鐘左右您將得到回復。